Gündem

Yerel olarak esnek bir 32-bit Arm mikroişlemci

0

uygulama

Modern silikon entegre devre tasarım akışlarının sunduğu yüksek düzeyde otomatikleştirilmiş, hızlı geri dönüşlü uygulama ve doğrulamadan tam olarak yararlanmak için küçük bir standart hücre kitaplığı geliştirdik. Standart bir hücre kitaplığı, sentez, yer ve rota gibi karmaşık elektronik tasarım otomasyon araçları kullanılarak çok daha büyük ve daha karmaşık tasarımların hızlı ve kolay bir şekilde oluşturulabileceği, önceden doğrulanmış küçük yapı taşlarından oluşan bir koleksiyondur.

Standart hücre kitaplığının uygulanmasına başlamadan önce, hedef teknolojinin kısıtlamaları göz önüne alındığında kitaplık için en uygun standart hücre mimarisini belirlemek için bazı ön araştırmalar yapıldı. Hücre mimarisi, hücre yüksekliği, güç kayışı boyutlandırma, yönlendirme ızgarası vb. gibi kitaplıktaki her hücre için ortak olan ve hücrelerin daha büyük yapılar oluşturmak için standart bir şekilde bir araya getirilmesine izin veren özellikler kümesidir. Bu ortak özellikler, büyük ölçüde üretim sürecinin tasarım kuralları tarafından yönetilir, ancak aynı zamanda nihai tasarımın performans ve alan gereksinimlerinden de etkilenir.

Hücre mimarisi oluşturulduktan sonraki adım, hücre kitaplığının içeriğini yalnızca çeşitli mantık işlevleri açısından değil, aynı zamanda her bir mantık işlevinin sürücü gücü değişkenlerinin sayısı açısından da belirlemekti. Her standart hücreyi tasarlamak, uygulamak ve karakterize etmek için gereken çaba çok büyük olduğundan, küçük bir prototip kitaplığı ile bazı denemeler yapılmasına ve ardından kitaplığın gerektiği gibi genişletilmesine karar verildi. Bu küçük prototip standart hücre kitaplığının performansını değerlendirmek için bazı basit temsili devreler (halka osilatörleri, sayaçlar ve kaydırma dizileri gibi) uygulandı, üretildi ve test edildi.

Alanı azaltmak ve dolayısıyla verimi artırmak için 1,0 μm tasarım kurallarından yeni FlexIC 0,8 μm tasarım kurallarına geçtik. Bu, kitaplıktaki her hücrenin daha küçük transistörlerle yeniden çizilmesi anlamına geldiğinden, yönlendiricinin hücreleri bağlamasını kolaylaştırmak için standart hücre mimarisini MT1 (metal izleme 1) pimlerini içerecek şekilde değiştirme fırsatını da yakaladık. Dirençli malzemede iyileştirmeler (daha yüksek sac direnci, $s) ayrıca dirençlerin boyutunda 3 kat azalma sağladı.

Hem transistör hem de direnç boyutundaki bu çarpıcı azalma, çoğu hücrenin alanını yaklaşık %50 oranında azalttı (bkz. Genişletilmiş Veri Şekil 1), bu da tasarımın genel boyutunu küçülterek üretim verimini artırdı. Ancak, standart hücre mimarisindeki değişikliklerle daha da azaltabileceğimiz üretim verimi sorunları olduğu için kitaplık yeniden yeniden çizildi. Bu sefer, yedekli yolların ve kontakların dahil edilmesi, kaynak-boşaltma poligonlarındaki (mümkünse) köşelerin sayısının azaltılması ve istiflenmiş transistörlerin boyutunun tutulması gibi nihai tasarımın genel verimini artıracak şeylere odaklandık. en az. Ayrıca proses yayılımını iyileştirmek için daha düşük bir sac direncine geri döndük ancak daha dar dirençler kullanarak alan tasarrufunu korumayı başardık. Mantık sentezinin genel kalitesini iyileştirmek için kitaplığa bir dizi karmaşık AND-VEYA-INVERT ve OR-AND-INVERT mantık kapıları ve NAND2_X2 ve NOR2_X2 gibi bazı yüksek sürücü güçlü basit mantık kapıları eklendi.

FlexLogIC işlemi bir NMOS işlemidir ve bu nedenle bir mantık 1 sürmek için hücre çıkışını güç kaynağına doğru çekmek için dirençli bir yüke dayanır. Bunun bir sonucu olarak, hücre çıkış artış süreleri düşme sürelerinden çok daha yavaştır ve bu asimetri özellikle ağır yüklü ağlar için performansı etkileyebilir. Saat gibi kritik ağlarda zamanlamayı iyileştirmek için aktif transistör çekişli tamponlar ekledik. Bu aktif pull-up’lar alanı küçük bir miktar artırsa da, statik güç tüketimini azaltma gibi ek bir faydaya da sahiptirler. Dirençli çekmeli ve aktif transistör çekmeli tamponların düzenleri ve simüle edilmiş transfer özellikleri, Genişletilmiş Veri Şekil 2’de gösterilmektedir.

Bu basit standart hücre kitaplığı daha sonra, endüstri standardı elektronik tasarım otomasyon araçlarına dayalı tipik bir silikon entegre devre tasarım akışı kullanılarak PlasticARM SoC’yi uygulamak için hedef teknoloji olarak başarıyla kullanıldı. Standart hücre kitaplığı içerikleri ve hücre kullanım bilgileri, Genişletilmiş Veri Tablo 1’de gösterilmektedir.

Henüz özel bir statik rasgele erişim belleği FlexIC’e sahip olmadığımız için, bazı değiştirilmiş standart hücreleri 32 × 32 bitlik bir bellek oluşturmak üzere abutment ile bağlanan kiremitli bir diziye dikkatlice yerleştirerek basit bir kayıt dosyası oluşturduk (bu blok aşağıdaki resimde görülebilir). Şekil 1c’deki çip düzeni).

FlexLogIC teknolojisi (bkz. Genişletilmiş Veri Tablo 2) dört yönlendirilebilir metal katmana sahiptir ve bunların yalnızca alt ikisi standart hücreler içinde kullanılmıştır. Bu, standart hücreler arasındaki ara bağlantı için kullanılmak üzere üstteki iki metal tabakayı serbest bıraktı, bu da daha sonra herhangi bir komşu hücrenin üzerinden yönlendirilebilir ve bu da mm başına yaklaşık 300 kapılık çok daha iyileştirilmiş bir toplam kapı yoğunluğuna yol açar.2.

Yapılışı

İşlem parametreleri ve TFT parametrelerinin istatistiksel varyasyonları, Genişletilmiş Veri Tablosu 2’de özetlenmiştir. FlexLogIC, dört yönlendirilebilir (altınsız) ile desenli metal oksit ince film transistör ve direnç katmanları oluşturan 200 mm’lik özel bir yonga levha yarı iletken üretim sürecidir. FlexIC tasarımına göre esnek bir poliimid alt tabaka üzerine biriktirilmiş metal tabakalar. FlexIC tasarımının tekrarlanan örnekleri, çok sayıda ince film malzeme biriktirme, desenleme ve dağlama dizisi çalıştırılarak gerçekleştirilir. Kullanım kolaylığı ve endüstri standardı proses araçlarının kullanılmasına ve mikrometre altı desenli özelliklerin (0,8 μm’ye kadar) elde edilmesine olanak sağlamak için, esnek poliimid alt tabaka, üretimin başlangıcında cam üzerine döndürülerek kaplanır. İşlem, kalınlık değişiminin 20 mm’lik bir yanal mesafede önemli ölçüde %3’ten az olmasını sağlamak için optimize edilmiştir. İnce film malzeme biriktirme, fiziksel buhar biriktirme, atomik katman biriktirme ve çözelti işlemenin (örneğin, döndürme kaplama) bir kombinasyonu ile elde edilir. Alt tabaka işleme koşulları, film stresini ve alt tabaka yayı en aza indirmek için dikkatli bir şekilde optimize edilmiştir. Özellik modellemesi, 200 mm çaplı gofret boyunca birden çok durumda tekrarlanan bir çekimi görüntüleyen bir fotolitografik 5× adım aracı kullanılarak elde edilir. Her çekim ayrı ayrı odaklanır, bu da eğrilmiş film içindeki herhangi bir kalınlık değişimini daha da telafi eder. Teknoloji ölçümleri, proses kontrol izleme yapıları kullanılarak gerçekleştirilmiştir.

Simülasyon, test ve doğrulama

İşlevsel PlasticARM FlexIC’nin zamanlama özelliklerini bir test ölçüm düzeni kullanarak yakaladık ve işlevselliği doğrulamak için ölçülen sonuçları kayıt aktarım seviyesi (RTL) simülasyonunun sonuçlarıyla karşılaştırdık.

RTL simülasyonu Genişletilmiş Veri Şekil 3’te gösterilmiştir. Bir RESET girişi ‘0’ olarak ayarlanarak PlasticARM’ın bilinen bir duruma sıfırlanmasıyla başlar. Ardından RESET ‘1’ olarak ayarlanır, işlemci reset durumundan çıkar ve ROM’dan kodu çalıştırmaya başlar. İlk başta, GPIO[0] Şekil 2’de açıklanan üç test yürütülmeden önce çıkış pimi bir kez değiştirilir. İlk testte, veriler okunur ve ROM’dan bir akümülatöre eklenir ve toplam, beklenen bir değerle karşılaştırılır (bkz. Şekil 2a). Değerler eşleşirse, GPIO’ya iki darbeden oluşan kısa bir patlama gönderilir[0] Genişletilmiş Veri Şekil 3a’da gösterildiği gibi. Değerler farklıysa, GPIO’daki darbelerin periyodu ve görev döngüsü[0] Genişletilmiş Veri Şekil 3b’de artırılmıştır. İkinci testte (Şekil 2b) veriler RAM’e yazılır, tekrar okunur ve karşılaştırılır. RAM’den yazarken veya okurken veriler bozulmadıysa, GPIO’ya üç darbelik kısa bir patlama gönderilir.[0] Genişletilmiş Veri Şekil 3a’da gösterildiği gibi. Veriler bozulduysa, GPIO’daki darbelerin periyodu ve görev döngüsü[0] eskisi gibi artırılır. Son testte (Şekil 2c), işlemci sonsuz bir döngüye girer ve GPIO’ya ‘1’ uygulandığı süreyi ölçer.[1] giriş pimi. GPIO ise[1] yeterince uzun süre herhangi bir aksaklık olmadan ‘1’de tutulur, GPIO[0] ‘0’dan ‘1’e değişir. PlasticARM, 20 kHz saat frekansı ile uygulandı. Herhangi bir zamanlayıcı kullanmadığından, yazılımda GPIO’yu temsil edecek bir değer seçilmiştir.[1] 20 kHz’de çalışırken sinyal yaklaşık 1 saniye boyunca ‘1’de tutulur. Genişletilmiş Veri Şekil 3a’daki simülasyonlarımızda, bu değer 20 kHz’de 1.02295 s veren 20.459 saat döngüsüne karşılık gelir.

İmalattan sonra PlasticARM, bir cam taşıyıcıya bağlıyken bir gofret prob istasyonunda test edildi. Bir saat sinyali içeren giriş sinyalleri, Xilinx’ten bir ZC702 FPGA Değerlendirme Kartı ile harici olarak üretildi. Hem giriş hem de çıkış sinyalleri, bir Saleae Logic Pro 16 mantık analizörü kullanılarak yakalandı. Ölçümler, çeşitli saat frekanslarında 3 V ve 4,5 V’ta gerçekleştirilmiştir. 3 V’a ayarlanmış güç kaynağı ve 20 kHz saat frekansı ile bir deney Genişletilmiş Veri Şekil 4’te gösterilmiştir. ZC702 G/Ç voltajı girişleri ve çıkışları 2,5 V’a sınırlar. Ölçülen veri dalga biçimi Genişletilmiş Veri Şekil 4’te gösterilmiştir. 4a ve Genişletilmiş Veri Şekil 3a’daki üç testin hepsinin RTL simülasyonundaki dalga biçimiyle eşleşir. PlasticARM, 3 V’ta 29 kHz’e ve 4,5 V’ta 40 kHz’e kadar tamamen işlevseldir.

Profesör

Propilen/propan karışımlarının ortogonal dizili dinamik moleküler eleme

Previous article

STING sinyalinin tonik prime-boost’u, Niemann-Pick hastalığı tip C’ye aracılık eder

Next article

You may also like

Comments

Comments are closed.

More in Gündem